Новый подход к реализации логических функций в программируемых логических интегральных схемах

Рассматривается расширение функциональных возможностей логического элемента LUT (Look up Table) программируемых логических интегральных схем (ПЛИС) типа FPGA (Field-Programmable Gate Array). Предлагаемый метод использует неактивную половину дерева транзисторов элемента. В статье исследуются также реализация элемента на одну переменную 1-LUT, который реализует логическую функцию одновременно с дешифрацией (DC, decording) переменной, и его использование для создания LUT на $n$ переменных $n$-LUT + DC FPGA. Моделирование подтверждает работоспособность элемента и масштабирование для создания элементов на $n$ переменных $n$-LUT. Анализ показывает существенный выигрыш предложенного подхода: уменьшение сложности в числе транзисторов и снижение временной задержки. Разработанный элемент позволяет существенно увеличить функциональность логики отечественных ПЛИС в рамках существующих ограничений, сдерживающих импортозамещение электронной компонентной базы.