Аннотация:
Предложено использование аппаратных ускорителей для анализа и обработки данных в системах логического управления на кристалле, включающих взаимодействующие процессорную систему, память и перестраиваемые логические компоненты. Обработка данных предполагает выполнение операций над множествами элементов, каждая из которых может быть активизирована программно и реализована аппаратно в параллельных сетях, допускающих при необходимости конвейерную обработку. Предложены новые методы построения и использования сортирующих и поисковых сетей и приведены результаты их теоретического и экспериментального сравнения с известными сетями.
Ключевые слова:
обработка данных, поисковые сети, аппаратные ускорители, программно-аппаратные системы.
Статья представлена к публикации членом редколлегии:В. М. Вишневский
Образец цитирования:
В. А. Скляров, Ю. В. Склярова, “Обработка данных в программно-аппаратных системах логического управления на основе поисковых сетей”, Автомат. и телемех., 2017, № 1, 121–136; Autom. Remote Control, 78:1 (2017), 100–112
\RBibitem{SklSkl17}
\by В.~А.~Скляров, Ю.~В.~Склярова
\paper Обработка данных в~программно-аппаратных системах логического управления на основе поисковых сетей
\jour Автомат. и телемех.
\yr 2017
\issue 1
\pages 121--136
\mathnet{http://mi.mathnet.ru/at14661}
\mathscinet{http://mathscinet.ams.org/mathscinet-getitem?mr=3664692}
\elib{https://elibrary.ru/item.asp?id=28317451}
\transl
\jour Autom. Remote Control
\yr 2017
\vol 78
\issue 1
\pages 100--112
\crossref{https://doi.org/10.1134/S0005117917010088}
\isi{https://gateway.webofknowledge.com/gateway/Gateway.cgi?GWVersion=2&SrcApp=Publons&SrcAuth=Publons_CEL&DestLinkType=FullRecord&DestApp=WOS_CPL&KeyUT=000394180700008}
\scopus{https://www.scopus.com/record/display.url?origin=inward&eid=2-s2.0-85011838845}
Образцы ссылок на эту страницу:
https://www.mathnet.ru/rus/at14661
https://www.mathnet.ru/rus/at/y2017/i1/p121
Эта публикация цитируется в следующих 5 статьяx:
Valery Sklyarov, Iouliia Skliarova, Irbulat Utepbergenov, 2021 IEEE 15th International Conference on Application of Information and Communication Technologies (AICT), 2021, 1
I. Skliarova, V. Sklyarov, “Architectures of fpga-based hardware accelerators and design techniques”: Skliarova, I Sklyarov, V, Fpga-Based Hardware Accelerators, Lecture Notes in Electrical Engineering, 566, Springer, 2019, 39–67
Sklyarov V., Skliarova I., “Network-Based Priority Buffer”, 2017 5Th International Conference on Electrical Engineering - Boumerdes (Icee-B), Mediterranean Conference on Control and Automation, IEEE, 2017, 939–944
Sklyarov V., Skliarova I., “Network-Based Priority Buffer”, 2017 5Th International Conference on Electrical Engineering - Boumerdes (Icee-B), IEEE, 2017
Valery Sklyarov, Iouliia Skliarova, 2017 5th International Conference on Electrical Engineering - Boumerdes (ICEE-B), 2017, 1